Attorney Docket No. 1466.1089

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Yasunobu HASHIMOTO et al.

Application No.:

Group Art Unit:

Filed:

Examiner:

For:

IMAGE DISPLAY APPARATUS HAVING DELTA ARRANGEMENT TYPE SCREEN

AND IMAGE CONVERSION METHOD FOR DISPLAY

SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN APPLICATION IN ACCORDANCE WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55

Commissioner for Patents PO Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s) herewith a certified copy of the following foreign application:

Japanese Patent Application No(s). 2003-146880

Filed: May 23, 2003

Japanese Patent Application No(s). 2004-55251

Filed: February 27, 2004

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date(s) as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. § 119.

Respectfully submitted, STAAS & HALSEY LLP

Date: Amil, 2004

Βv

Registration No. 22,010

1201 New York Ave, N.W., Suite 700

Washington, D.C. 20005 Telephone: (202) 434-1500 Facsimile: (202) 434-1501



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 5月23日

出 願 番 号 Application Number:

特願2003-146880

[ST. 10/C]:

[JP2003-146880]

出 願 人
Applicant(s):

富士通株式会社

特 in、广長 官 Commissioner, Japan Patent Office 2004年 3月11日







【書類名】

特許願

【整理番号】

0295656

【提出日】

平成15年 5月23日

【あて先】

特許庁長官殿

【国際特許分類】

G09G 3/28

【発明の名称】

画像表示装置

【請求項の数】

6

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

粟本 健司

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

入江 克哉

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100086933

【弁理士】

【氏名又は名称】 久保 幸雄

【電話番号】

06-6304-1590

【手数料の表示】

【予納台帳番号】

010995

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1



【物件名】

要約書 1

【包括委任状番号】 9704487

【プルーフの要否】 要 【書類名】 明細書

【発明の名称】 画像表示装置

【特許請求の範囲】

【請求項1】

画素配列が正方配列である入力画像を非正方配列の画像に置き換えて表示する 画像表示装置であって、

表示制御のための電極マトリクスが配置された非正方配列型の画面を有する表示デバイスと、

前記入力画像を表す画像データに対して、空間周波数範囲を狭める演算処理を 行う帯域制限フィルタと、

前記帯域制限フィルタの出力に対して、画素の配列を正方配列から前記画面の セル配列へ変換する演算処理を行う配列変換回路と、

前記配列変換回路の出力に応じて前記電極マトリクスに駆動電圧を印加する駆動回路とを備える

ことを特徴とする画像表示装置。

【請求項2】

前記配列変換回路は、画素配列の変換と解像度の変換とを兼ねる演算処理を行う

請求項1記載の画像表示装置。

【請求項3】

画素配列が正方配列である入力画像を非正方配列の画像に置き換えて表示する 画像表示装置であって、

表示制御のための電極マトリクスが配置された非正方配列型の画面を有する表示デバイスと、

前記入力画像を表す画像データに対して、空間周波数範囲を狭めかつ画素の配列を正方配列から前記画面のセル配列へ変換する重み付け加算処理を行う画像変換回路と、

前記画像変換回路の出力に応じて前記電極マトリクスに駆動電圧を印加する駆動回路とを備える

ことを特徴とする画像表示装置。

【請求項4】

前記画像変換回路は、空間周波数の制限と画素配列の変換と解像度の変換とを 兼ねる重み付け加算処理を行う

請求項3記載の画像表示装置。

【請求項5】

前記画面は発色が異なる3種のセルからなり、

前記画面におけるマトリクス表示の各列を構成するセルの発色が同一で、かつ 隣り合うセル列どうしの間では列方向のセル位置がずれており、

前記画像変換回路は、少なくとも1つの発色について他の発色と空間周波数範囲が異なるように前記画像データに対する重み付け加算処理を行う

請求項3記載の画像表示装置。

【請求項6】

前記画像変換回路の処理内容を切り換えるコントローラを有し、

前記画像変換回路は前記コントローラから第1のモードが指定されたときには、前記画像データに対して空間周波数を制限する重み付け加算処理を行い、第2のモードが指定されたときには、前記画像データに対して空間周波数を制限しない重み付け加算処理を行う

請求項3記載の画像表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、本発明は、正方配列の画像を非正方セル配列型の表示画面によって 表示する画像表示装置に関する。

[0002]

テレビジョン放送および各種のビデオディスクを含む映像メディアの高解像度 化が進んでいる。これに伴って、高品位の大画面表示が可能でかつ低価格の画像 表示装置が望まれている。

[0003]

【従来の技術】

プラズマディスプレイパネルを用いた画像表示装置は、放電を生じさせる電圧をプラズマディスプレイパネルに加える駆動回路の前段として、テレビジョンチューナやコンピュータといった画像出力装置からの信号を受ける入力インタフェースを有する。入力インタフェースは、アナログ画像信号をデジタル画像データに変換し、ガンマ補正を加えた画像データを駆動回路に送る。

[0004]

画像表示装置に入力される画像の画素配列は正方配列である。つまり、入力画像信号は、マトリクス表示の1つの行を構成するセルおよび1つの列を構成するセルが真っ直ぐに並ぶ正方配列型の画面での表示を前提に作成されている。ここでいう正方配列型には、画素の形状が正方形でないものが含まれる。行のピッチと列のピッチとの比が1:1である必要はない。

[0005]

正方配列型の画面をもつ画像表示装置において、入力画像の解像度を表示画面の解像度に合わせる解像度変換が行われている。水平方向の解像度(ドット数)の変換は、アナログ画像信号をデジタル画像データに変換する際に、サンプリングクロックのタイミングを調整することによって実現される。垂直方向の解像度(行数)の変換は、複数ラインのデータに基づく補間演算によって実現される。上下2行間のデータの平均値から新たに1行のデータを作り出し、元の2行の間に挿入すれば、行数を2倍にすることができる。また、作り出した1行のデータを元の2行の代わりに出力すれば、行数を1/2にすることができる。

[0006]

一方、非正方配列型の画面をもつプラズマディスプレイパネルが知られている。特開平9-50768号公報には、面放電型のプラズマディスプレイパネルにおいて、蛇行した帯状の隔壁で放電空間を区画する変形ストライプ隔壁構造を適用し、それによって列方向の放電干渉を防止することが開示されている。各隔壁は、それと隣り合う隔壁とともに広大部と狭窄部とが交互に並ぶ列空間を形成する。各広大部が1個のセルに対応する。セルの位置は隣り合う列どうしでずれる。カラー表示のためのR, G, Bの蛍光体の配置形態はデルタ配列である。デル

タ配列には正方配列と比べて輝度を高くすることができるという優位性がある。

[0007]

デルタ配列型の画面による表示においては、配列変換と呼称する画像処理を行う必要がある。配列変換とは、表示対象である正方配列の画像を表示画面のセル配列に適合した画像に置き換える処理、より詳しくは画像の各画素値を画面の各セルに配分し、画像の画素位置と画面のセル位置とのずれを補う演算である。特開2003-122293号公報には、入力インタフェースと駆動回路との間に、配列変換のための重み付け加算処理を行う変換回路を有した画像表示装置が記載されている。

[0008]

【特許文献1】

特開平9-50768号公報

[0009]

【特許文献2】

特開2003-122293号公報

[0010]

【発明が解決しようとする課題】

非正方配列型の画面をもつ従来の画像表示装置には、入力画像信号のうちの空間周波数の高い部分が偽信号に置き換わり、本来は表示できるはずの低い空間周波数の情報に重なってしまい、それによって当該部分の画像情報が表示において完全に欠落することがあるという問題があった。

$[0\ 0\ 1\ 1]$

偽信号に置き換わる問題は、画面を高精細にし、それによって表示可能な空間 周波数範囲を拡げることで解決される。しかし、この解決策は、画像表示装置の 大幅な価格上昇を招く。

$[0\ 0\ 1\ 2]$

本発明は、画面の高精細化によらずに画像情報の欠落を低減することを目的と している。

[0013]

【課題を解決するための手段】

本発明においては、入力画像を表す画像データに対して空間周波数範囲を狭める演算処理を行う帯域制限フィルタを、駆動回路の前段として組み入れる。空間周波数の制限によって、非正方配列の画面による表示の周波数限界を超える画像情報が減少する。高周波成分の遮断によって空間周波数の高い部分の表示の鮮明度は低下するものの、その部分の画像情報の完全な欠落は避けられる。

[0014]

空間周波数の制限は、入力画像の画素値を画面の複数のセルに振り分ける重み付け演算処理によって実現することができる。重み付けを適切に選定すれば、正方配列から非正方配列への配列の変換および解像度の変換を空間周波数の制限と同時に行うことができる。複数の処理を同時に行うことにより、回路規模が小さくなり、装置がより安価になる。

[0015]

【発明の実施の形態】

図1は本発明に係る画像表示装置の構成を示す。画像表示装置100は、非正方配列型の画面60を有した表示デバイスであるプラズマディスプレイパネル1、表示内容に応じた放電を生じさせる駆動電圧信号をプラズマディスプレイパネル1に与える駆動回路70、およびテレビジョンチューナやコンピュータといった画像出力装置からの入力画像信号を受ける入力インタフェース80から構成されている。入力インタフェース80は、本発明に特有のフィルタ機能を有する。

[0016]

図2はプラズマディスプレイパネルのセル構造を示し、図3は隔壁パターンを示す。図2ではプラズマディスプレイパネル1のうち、1画素の表示に関わる3つのセルに対応した部分を、内部構造がよくわかるように一対の基板構体10,20を分離させて描いてある。

[0017]

プラズマディスプレイパネル1は一対の基板構体10,20からなる。基板構体とは、ガラス基板上に電極その他の構成要素を設けた構造体である。前面側の基板構体10のガラス基板11の内面に表示電極(行電極)X,Y、誘電体層1

7および保護膜18が設けられ、背面側の基板構体20のガラス基板21の内面にアドレス電極(列電極)A、絶縁層24、隔壁29、および蛍光体層28R,28G,28Bが設けられている。表示電極X,Yは、それぞれが面放電ギャップを形成する透明導電膜41とバス導体としての金属膜42とから構成されている。隔壁29はアドレス電極配列の電極間隙ごとに1つずつ設けられており、これらの隔壁29によって放電空間が列ごとの列空間31に区画される。各列空間31は全ての行に跨がって連続する。蛍光体層28R,28G,28Bは放電ガスが放つ紫外線によって励起されて発光する。図2中の斜体アルファベットR,G,Bは蛍光体の発光色(赤、緑、青)を示す。

[0018]

図3のとおり、全ての隔壁29は広大部と狭窄部とが交互に並ぶ列空間を形成するように蛇行しており、隣り合う列空間どうしで広大部の列方向位置が列方向セルピッチの半分だけずれている。セルは各広大部に形成される。図3では代表として1行分のセル51,52,53を鎖線の円で示してある。行は水平方向の最小幅(1画素幅)の直線を表示するときに点灯させるべきセルの集合である。

[0019]

図4はセル配列を模式的に示す。図4において、セル51の発光色はR(赤)、セル52の発光色はG(緑)、セル53の発光色はB(青)である。図4のとおり、プラズマディスプレイパネル1では、各列空間に対応したセルの集合であるセル列、すなわち垂直方向に一直線状に並ぶセルの発色が同一であり、隣り合うセル列の発色が異なり、かつ同一発色のセル列の集合(例えばRのセル51の集合)における隣り合うセル列どうしにおいて、列方向のセル位置がずれている。カラー表示のための3色の配置形態はデルタ配列である。

[0020]

図5はカラー表示のドット構成の一例を示す。図5のように、画面60は垂直方向に2セルごと水平方向に3セルごとに区分され、3個のセルを1組としたドット(入力画像の画素に対応した発光単位)50A,50Bが構成される。水平方向に並ぶ2つの隣り合ったドット50A,50Bのうち、一方のドット50Aは逆三角形型のデルタ配列のセル群となり、他方のドット50Bは正三角形型の

デルタ配列のセル群となる。ドット50Aでは、スキャン電極としての表示電極 Yに対して、RのセルおよびBのセルの中心が上側に位置し、Gのセルの中心が 下側に位置する。逆に、ドット50Bでは、表示電極Yに対してGのセルの中心 が上側に位置し、RのセルおよびBのセルの中心が下側に位置する。

[0021]

図6(A), (B) は単純なライン表示の点灯パターンを示す。図6(A),

(B)の右側が正方配列画面での表示であり、左側がデルタ配列画面での表示である。図6(A)のとおり、白色の水平ラインの表示においては、白色が3色の混合色であるので、ドットを構成する3つのセルが点灯する。赤色、緑色、または青色の単色の水平ラインの表示においては、図6(B)のとおり、各ドットを構成する3つのうちの1つが点灯する。この場合、デルタ配列画面の表示がジグザグに見える。これについては、データ補正により表示品位を改善することができる。

[0022]

次に、本発明に特有の帯域制限フィルタについて説明する。図7(A)は正方配列およびデルタ配列のセル中心の位置関係を示している。ここでは、デルタ配列の垂直セルピッチp1が正方配列のそれと等しく、水平セルピッチp2についても同様である。しかし、1つの発色(垂直方向に並ぶ1つの行)に注目したときのデルタ配列における垂直方向のセルの間隔、すなわち垂直ドットピッチPは垂直セルピッチp1の2倍である。このように正方配列の垂直ドット数がデルタ配列のそれより多いので、表示可能な空間周波数範囲(周波数限界の内側)は、図7(B)のように正方配列の方がデルタ配列よりも広い。つまり、正方配列で再現される細かな模様がデルタ配列では単色の一様な図柄(偽信号)に置き換わり、本来は表示できるはずの低い空間周波数の画像情報が消失する。

[0023]

セル配列の差異に起因する画像情報の消失をできるだけ少なくする手段が帯域制限フィルタである。図7(C)はフィルタ特性の一例を示す。この例では垂直方向のみについて高周波成分が遮断され、画像の空間周波数範囲がデルタ配列の再現可能範囲に近づいている。斜め方向についてはカットオフ周波数がデルタ配

列の周波数限界より高いものの、画像の空間周波数範囲が狭まった分だけ、画像情報の消失が起こりにくくなる。この例には簡易な構成のフィルタによって実現できるという利点がある。なお、複雑な構成のフィルタを用いれば、画像の空間周波数範囲をデルタ配列の再現可能範囲に一致させることができる。

[0024]

入力画像に対する空間周波数の制限は、正方配列の画像をデルタ配列の画像に 置き換える配列変換と同時に行うことができる。

図8は配列変換の例を示す。図8における配列変換は2:1解像度変換を兼ねる。図8(A)の表示パターンは、2画素周期の千鳥パターンである。図8(B)の表示パターンは、1画素周期の千鳥パターンであって、最も細かいパターンである。図8の変換は、入力画素値を複数のセルに振り分ける演算を行わずに、位置関係が最も似通ったセルに画素値を対応づける方法によって行われている。デルタ配列では隣り合う列どうしで列方向のセル位置が1/2ピッチだけずれているので、垂直ドットピッチPのデルタ配列画面において、垂直画素ピッチP/2の正方配列の画像データを点灯画素位置の情報を保って表示することができる

[0025]

しかし、図8 (B) のように高周波数成分をもつ画像を表示する場合には、デルタ配列画面で再現される千鳥パターンにおける3色の配置位置が不均等となり、色ずれが目だってしまう。すなわち、千鳥パターンの上側が緑色に見え、下側が赤色と青色の混合色に見える。色ずれは偽信号の一種である。このことから明らかなように、正方配列の画像をデルタ配列の画面で表示する場合には、空間周波数を制限するローパスフィルタリングを行う必要がある。

[0026]

図9は図8の変換とともに空間周波数の制限を行うデータ処理の例を示す。図9における空間周波数の制限はR, G, Bの3色に共通である。ここでの空間周波数の制限は、垂直方向の隣接セルに対する演算によって複数のセルに輝度を分散させ、垂直方向の空間周波数帯域を狭める処理である。例えば、デルタ配列の各セルに順に注目し、注目セルの輝度を、正方配列画像中の対応する位置の輝度

データと、注目セルの上下に位置する最も近い同じ発色の2つのセル(隣接セル)の輝度データとを用いて重み付け加算演算をする。計算式の一例は、〔(上隣 接データ)+(対応位置のデータ)×2 +(下隣接データ)〕/3である。図 9ではローパスフィルタリングによって垂直方向に発光が分散され、色ずれの問 題が抑制されている。

[0027]

ローパスフィルタリングを行うと、必然的にシャープネスが低下する。特に発 色が緑色(G)のセルのシャープネスが低下すると、画像の暈けが目立つ。これ は人間の視覚の感度および解像力が緑色に対して高いという一般的な特性に起因 する。シャープネスの低下には、少なくとも緑色に対して他の発色と異なる特性 のフィルタリングを行うことが有効である。

[0028]

図10は図8の変換とともに発色R, Bに対する空間周波数の制限を行うデー タ処理の例を示す。発色Gについては空間周波数の制限を行わない。発色R.B については共通の制限を行う。発色ごとのフィルタ特性の切換えは、重み付け加 算演算の係数の変更によって容易に実現することができる。発色R,Bに対する 計算式の一例は、〔(上隣接データ)×5+(対応位置のデータ)×7 + (下 隣接データ)] /12である。図10では発色Gのシャープネスが保たれ、発色 R,Bの発光が分散されて色ずれの問題が抑制されている。

[0029]

以下、画像表示装置100の回路構成を説明する。

図11は駆動回路の構成図である。駆動回路70は、ドライバコントローラ7 1、サブフレーム処理部72、放電用電源73、Xドライバ74、Yドライバ7 6、およびAドライバ78を有している。駆動回路70には、入力インタフェー ス80からデルタ配列の画像データであるフレームデータD80が与えられる。 サブフレーム処理部72は、フレームデータD80を階調表示のためのサブフレ ームデータDsfに変換する。サブフレームデータDsfはフレーム(多値画像)を表す複数のサブフレーム(2値画像)のそれぞれにおけるセルの点灯の要否 、厳密にはアドレス放電の要否を示す。Xドライバ74は表示電極Xに駆動電圧

を印加し、Yドライバ76は表示電極Yに駆動電圧を印加する。Yドライバ77 は、表示電極Yに対する個別の電位制御を可能にするスキャン回路を含む。Aド ライバ78はサブフレームデータDsfに対応した駆動電圧をアドレス電極Aに 印加する。

[0030]

図12は入力インタフェースの構成を示す。入力インタフェース80は、アナ ログ/デジタル変換器81、セレクタ82、アップコンバータ83、画像変換回 路84、ガンマ補正回路85、フレームメモリ86、およびタイミングコントロ ーラ87からなる。入力インタフェース80は、テレビジョン映像に代表される インタレース形式の画像、およびコンピュータ出力に代表されるプログレッシブ 形式の画像の双方を受け付ける。これら画像はアナログ/デジタル変換された後 に、セレクタ82によって選択され、選択された一方の画像がアップコンバータ 83へ送られる。アップコンバータ83は、後段でのフィルタリングを精密にす るために画像の解像度を高める。このとき、画像の一時記憶にフレームメモリ8 6が利用される。画像変換回路84は上述した本発明に特有の空間周波数の制限 を担う帯域制限フィルタとして機能する。ガンマ補正回路85は、プラズマディ スプレイパネル1の表示特性に適合するように画像の輝度を調整する。入力イン タフェース80における信号処理はタイミングコントローラ87によって制御さ れる。

[0031]

タイミングコントローラ87は、入力画像が標準テレビジョン画像、ハイビジ ョン画像、VGA仕様の画像、XGA仕様の画像、およびその他のいずれである かを判別する。画像の規格が判れば解像度も判る。テレビジョン映像とコンピュ ータ画像とでは好まれる画質が異なるので、画像に適した処理を行うのが望まし い。例えば、主として自然画像であるテレビジョン映像の場合には、空間周波数 の制限(帯域制限)を行う第1のモードを適用して画像情報の部分的な欠落を低 減する。1画素幅の線画を含むコンピュータ出力の場合には、シャープネスが優 先されるので、空間周波数の制限を行わない第1のモードを適用する。画像の判 別結果にどのような処理を対応づけるかについては、あらかじめ様々な画像の表

示結果を客観的に評価して決めておく。なお、本例ではユーザーが好みに応じて 処理を選択することも可能である。

[0032]

図13は画像変換回路84の構成図である。図中、MULTは掛け算器、AD D. は加算器、DIV. は除算器である。画像変換回路84は、メモリ回路41 1、演算回路412、および演算制御回路415からなる。メモリ回路411は 2行分の入力データを記憶する2段構成のラインメモリを有し、画素配列順に入 力される画像データD83をスルー出力するとともに、1ライン伝送時間の遅延 を加えた画像データD83および2ライン伝送時間の遅延を加えた画像データD 83を同時に出力する。これにより、計3行における水平方向同一位置の画素の データが同時に演算回路412に与えられる。演算回路412において、掛け算 器は入力データと係数K1,K2,K3との乗算を行う。係数K1,K2,K3 は、あらかじめ演算制御回路415の係数メモリ419に記憶されている複数の 係数組G1,G2…GNのうちの1組である。演算制御回路415において、ド ット・ライン判定回路417により、演算回路412へのデータ入力に呼応して 同期信号S3に基づいて画像データの行位置および画素位置が判定される。ドッ ト・ライン判定回路417の出力とタイミングコントローラを経由して入力され るモード指定信号S4との組み合わせに応じて、メモリコントローラ418は1 組の係数K1,K2,K3を係数メモリ419から読み出す。例えば、上述した 図9の変換を行う場合には、係数(K2, K1, K3)として(1, 2, 1)が 読み出され、図10の変換を行う場合には発色R、Bのデータの入力に呼応して (5, 7, 1)が読み出される。なお、掛け算器に係数K1、K2、K3を与え るのに呼応して、それら係数K1,K2,K3の和(K1+K2+K3)を加算 器で求めて除算器に与える図示の構成に限らず、あらかじめ全ての係数組につい て係数の和を求めて係数メモリ419に記憶させておき、係数組および係数の和 を読み出して演算回路412に与えてもよい。演算で得られた画像データD84 はガンマ補正回路へ送られる。

[0033]

画像データD83は、1画素につきRデータ、Gデータ、Bデータの3つから

なる。この1画素分のデータをR、G、Bの順にシリアル伝送し、1つの演算回路412で順番に処理することができる。この場合は図13の回路は1つでよい。また、図13の回路を3つ設け、Rデータ、Gデータ、Bデータを並列に処理する構成でもよい。この場合、ドット・ライン判定回路417、メモリコントローラ418、および係数メモリ419は3つの回路に共通でよく、3つの異なった演算処理を一斉に実行できる構成であればよい。回路を3つ設ける場合は1つの場合に比べて演算処理の速度を約3倍(処理時間を1/3)にすることができる。

[0034]

メモリ回路 4 1 1 の変形例として、ラインメモリに代えてフレームメモリを設ける構成がある。フレームメモリを備える構成では、演算に用いるデータの行数の制限が無く、入力画像内の広い範囲のデータに基づく演算が可能である。入力画像が高解像度である場合には、広範囲のデータに基づく演算が望ましい。

[0035]

画像変換の回路構成については、図14の画像変換回路84bのように、帯域制限フィルタ841と配列・解像度変換回路842とを有した2段構成を採用してもよい。これによれば、フィルタリングおよび配列・解像度変換のそれぞれに適した回路を設計することができる。

[0036]

本発明の画像変換回路 8 4 , 8 4 b においては別々に設定した複数の演算動作を合成して1回の演算として実行することができる。つまり、帯域制限(ローパスフィルタリング)、配列変換、および解像度変換とともに、直線がジグザグに見えるのを防止するスムージング、およびエッジ強調フィルタの効果をもつ演算処理を合成した係数組を作ることも可能である。

[0037]

以上の実施形態において、フィルタリングおよび配列・解像度変換に係る重み付き加算処理(コンボリューション演算)の内容は解像度およびフレーム形式に応じて切り換えるだけでなく、入力画像の情報内容の分類(例えば、静止画像か動画像、自然画像かコンピュータ画像、文字情報が多いか少ないか、その他)、

およびユーザーの指示に応じて切り換えることができる。切り換えにより、効果的に表示画像を高画質化することができる。

[0038]

プラズマディスプレイパネル1の画面60におけるドット配列は図5の例に限らず、図15(A)のようにドット50A,50Bが並ぶ形態および図15(B)のように3つのセルが一列に並ぶドット50Cからなる形態であってもよい。

[0039]

また、本発明は蛇行した隔壁をもつ表示デバイスに限らず、図16のように直線帯状壁体の集合である隔壁59によってセル配列が正方配列でない非正方配列型の表示画面が形成された表示デバイスにも適用可能である。入力画像端子数は3以上であってもよい。

[0040]

【発明の効果】

請求項1ないし請求項6の発明によれば、画面の高精細化によらずに画像情報の欠落を低減することができる。

【図面の簡単な説明】

【図1】

本発明に係る画像表示装置の構成を示す図である。

【図2】

プラズマディスプレイパネルのセル構造を示す図である。

【図3】

プラズマディスプレイパネルの隔壁パターンを示す図である。

【図4】

セル配列の模式図である。

【図5】

カラー表示のドット構成の一例を示す図である。

図6】

単純なライン表示の点灯パターンを示す図である。

【図7】

帯域制限フィルタの機能説明図である。

【図8】

配列変換と解像度変換とを兼ねる処理の例を示す図である。

【図9】

配列変換と解像度変換と3色共通の帯域制限とを兼ねる処理の例を示す図である。

【図10】

配列変換と解像度変換と発色R, Bに対する帯域制限とを兼ねる処理の例を示す図である。

【図11】

駆動回路の構成図である。

【図12】

入力インタフェースの構成を示す図である。

【図13】

画像変換回路の構成図である。

【図14】

画像変換回路の他の構成を示す図である。

【図15】

カラー表示における他のドット構成を示す図である。

【図16】

隔壁パターンの他の例を示す図である。

【符号の説明】

- 100 画像表示装置
- 60 画面
- 841 帯域制限フィルタ
- 8 4 2 配列·解像度変換回路(配列変換回路)
- 70 駆動回路
- 1 プラズマディスプレイパネル (表示デバイス)
- 8 4 画像変換回路

R, G, B 発色

51, 52, 53 セル


418 メモリコントローラ (コントローラ)

【書類名】

図面


【図1】

本発明に係る画像表示装置の構成




【図2】

プラズマディスプレイパネルのセル構造




【図3】

プラズマディスプレイパネルの隔壁パターン




【図4】

セル配列の模式図




【図5】

カラー表示のドット構成の一例




【図6】

単純なライン表示の点灯パターン





(B) 赤色ライン表示の場合



【図7】


帯域制限フィルタの機能説明図






【図8】


配列変換と解像度変換(2:1)とを兼ねる処理の例






【図9】

配列変換と解像度変換(2:1)と3色共通の帯域制限とを兼ねる処理の例




【図10】

配列変換と解像度変換(2:1)と発色R, Bに対する帯域制限 とを兼ねる処理の例




【図11】




【図12】

入力インタフェースの構成




【図13】

画像変換回路の構成図




【図14】

画像変換回路の他の構成




【図15】

カラー表示における他のドット構成



【図16】

隔壁パターンの他の例を示す図



【書類名】 要約書

【要約】

【課題】画面の高精細化によらずに画像情報の欠落を低減する。

【解決手段】表示制御のための電極マトリクスが配置された非正方配列型の画面を有する表示デバイスを備え、画素配列が正方配列である入力画像を非正方配列の画像に置き換えて表示する画像表示装置において、電極マトリクスに駆動電圧を印加する駆動回路前段として、入力画像を表す画像データに対して空間周波数範囲を狭める演算処理を行う帯域制限フィルタを組み入れる。

【選択図】 図12

特願2003-146880

出願人履歴情報

識別番号

[000005223]

1. 変更年月日 [変更理由]

1996年 3月26日

【変史理田】

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社